

(11) Publication number:

03180041 A

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number: 01319257

(51) Intl. Cl.: H01L 21/3205 H01L 27/04

(22) Application date: 08.12.89

(30) Priority:

(43) Date of application

06.08.91

publication:

(84) Designated contracting states:

(71) Applicant: SEIKO EPSON CORP (72) Inventor: TAKEUCHI MASAHIRO

(74) Representative:


(54) SEMICONDUCTOR **DEVICE**


(57) Abstract:

PURPOSE: To suppress the dispersion in sizes in a photolithography step and the dispersion in sizes due to the loading effect of etching and to reduce the dispersion in transistor characteristics depending on places by providing a wiring with a first conductor film on an element isolating region so that the wiring is not used for connection with other wirings.

CONSTITUTION: After a gate oxide film 104 is formed on an active region, polycrystalline silicon is formed by a CVD method. Photolithography is performed with positive resist. After a pattern is formed, the unnecessary part of the polycrystalline silicon film is removed, and a first wiring layer 102 is formed. A dummy first wiring layer 102 which is not connected to other wiring layers is arranged on the element isolating region at a peripheral circuit part at the minimum pitch of a design rule. Even if there are coarse and dense parts in the pattern of the first wiring layer, the size after the etching becomes approximately constant, and a dispersion in transistor characteristics becomes small. Therefore, the semiconductor device as designed having the high speed and the high reliability is obtained.

COPYRIGHT: (C)1991,JPO&Japio





① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-180041

@Int. Cl. 5

識別記号

庁内整理番号

43公開 平成3年(1991)8月6日

H 01 L 21/3205 27/04

7514-5F

H 01 L 21/88

Z

69発明の名称

6810-5F

審査請求 未請求

(全4頁) 請求項の数 1

半導体装置

21)特 願 平1-319257

D

願 平 1 (1989)12月8日 @出

@発 明 者 内:

浩

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会补内

勿出 願 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

個代 理 弁理士 鈴木 喜三郎

外1名

明

1. 発明の名称

半導体装置

2. 特許請求の範囲

半導体基板に形成された能動領域と、前記能動 領域以外の前記半導体基板に形成された第1の絶 緑膜からなる素子分離領域と、前記能動領域に形 成された第2の絶縁膜上および前記索子分離領域 上に形成された第1の導電膜による配線からなる 半導体装置において、前記第1の導電膜による配 線が前記累子分離領域上に他の配線との接続に使 われることなく存在することを特徴とする半導体 装置.

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置の配線構造に関する。

[従来の技術]

従来の技術を第2図を用いて説明する。第2図 は半導体基板に形成したSRAMのパターンであ るが、第2図においてAの部分はメモリセル部、 Bの部分はメモリセルに情報を出し入れする周辺 回路部である。そして201は能動領域と素子分 離領域の境界で201で囲まれた領域が能動領 域、202はゲート電極および配線として使われ る第1層の配線層であり、この配線層は通常他の 配線層(たとえばAL配線)と接続して使われ る.

一般にSRAMやDRAMではメモリセル部の 面積がチップサイズを決定するので、メモリセル はできる限り微細化される。そこでメモリセル部 Aの第1層の配線層202は最小ピッチで形成さ れる。これに対し、周辺回路部3の面積はチップ サイズにそれほど影響しない上に、ゲート電極と ゲート電極の間にコンタクトホールが存在するの で、第1層の配線層202は最小ピッチでは形成 されない。また周辺回路部Bのあるブロックとあ るブロックの配置は、AL配線等がしやすいよう

に配置されるので、ブロック間には第 1 層の配線 層 2 0 2 の存在しない領域が生じる。

[発明が解決しようとする課題]

以上のことから、メモリセル部では第1層の配 線層202は密になり、周辺回路部のそれは疎に なる。この状態で第1層の配線層202を形成す るためにフォト工程を行なうと、メモリセル部と 周辺回路部を同じマスク寸法で設計してもポジレ ジストで露光すると、メモリセル部の寸法が周辺 回路部の寸法より太くなる。また次のエッチング 工程でリアクティブイオンエッチングを行ない、 ここでは多結晶シリコン膜による第1層の不要部 分を除去して第1層の配線層を形成すると、エッ チングのローディング効果により通常はメモリセ ル部の寸法が周辺回路部の寸法より太くなる。ま た条件によってはメモリセル部の寸法が周辺回路 部の寸法より細くなることがある。また、同じ周 辺回路部でも密な部分と疎な部分では第1層の配 線層 2 0 2 の 寸法 が変わってしまう。 その 結果 同 じマスク寸法で設計した第1層の配線層202を

ことを特徴とする。

[実施例]

本発明の実施例を第1図を用いて説明する。第1図(a)は本発明の実施例による平面図、第1図(b)は本発明の実施例による断面図である。

第1図(b)を用いて本発明の製造方法を説明する。第1図(b)において100はP型シリコン基板、103は素子分離用絶縁膜、104はゲート絶縁膜、102は第1層の配線層である。

まず、P型シリコン基板100をドライ02雰囲気で酸化を行ない約400人のシリコン酸化度を約2000人形成する。次に、フォト・型盤化度を約2000人形成する。次に、フォト・型盤化度の不要部分を対したりの前記シリコン窒化度のかにから、大に加熱したリン酸でシリコン窒化度を全である。次に加熱したリン酸でシリコンのより前記400人のシリコ

ゲート電極として使用している部分のトランジスク特性、特にβが場所により大きく変わってしまい、Ι C の電気的特性がばらつき、動作速度も遅くなり、設計どうりの特性が出くなるという課題を有していた。

そこで本発明は、このような課題を解決するもので、その目的とするところは、フォト工程での寸法のばらつきや、エッチングのローディング効果による寸法のばらつきを抑え、場所によるトランジスク特性のばらつきをなくすことを目的とする。

[課題を解決するための手段]

本発明の半導体装置は、半導体基板に形成された能動領域と、前記能動領域以外の前記半導体基板に形成された第1の絶縁腹からなる素子分離領域と、前記能動領域に形成された第2の絶縁度とおよび前記素子分離領域上に形成された第1の導電膜による配線が前記素子分離領域上に多の配線との接続に使われることなく存在する

酸化膜を除去する。次にしたいいでは、 化を行ない、能動領域上に約200点法にかりのようでは、 ははシリコンを約4000点法に、からのは、ボックのは、ボックのは、ボックのは、ボックのは、ボックのは、ボックのは、ボックのは、ボックのは、ボックのは、ボックのでは、カックの、は、カックの特性が場所により変化をはない。

たとえば、デザインルールを O . 8 μ m ルール とした場合、従来例のように第 1 層の配線層の バ ターンに疎密があると、バターンの密なメモリセ ル部のエッチング後の寸法を O . 8 μ m になるよ うフォト、エッチングの条件を設定すると、バタ

特開平3-180041 (3)

ーンの疎な周辺回路部のエッチング後の寸法はフォト工程の寸法のばらつきとエッチングのローディング効果により約0.95μmとなり0.15μm太くなってしまう。これに対し本実施例の寸法らにすると、メモリセル部のエッチング後の寸法も8μmとなり、フォト工程の寸法のばらつきやローディング効果が抑えられ、場所によるトランジスク特性のばらつきをなくすことができる。

本実施例では第1層の配線層に多結晶シリコン膜を用いたが、チガン、モリブデン、タングステン、プラチナ、ニッケル、コバルト、タンタルなどの高融点金属を用いてもよいし、多結晶シリコン上にこれら高融点金属膜を形成した高融点金属ポリサイド膜、あるいは高融点金属シリサイド膜を使用してもよい。

また、本実施例では、素子分離領域上に形成したグミーの第1層の配線層は最小ビッチで配置したが、最小ビッチに近いビッチ、たとえば最小ビ

1 O 1 、 2 O 1 · · · 能動領域と素子分離領域 の境界

1 0 2 、 2 0 2 · · · 第 1 層の配線層1 0 3 · · · · · · · · 索子分離絶縁膜

104・・・・・ゲート絶縁膜

以上

出願人 セィコーエブソン株式会社 代理人 弁理士 鈴 木 喜三郎 (他 1 名) ッチを 0 . 8 μ m と すると、1 . 0 μ m ピッチで. 配置して も効果は変わらない。

また、本実施例では、索子分離領域上に形成したグミーの第1層の配線層はL字形であったが、これは直線でもよいしコの字形でも、ロの字形でもその効果は同じである。


〔発明の効果〕


以上述べたように本発明の半導体装置によれば、第1層の配線層のパターンに疎密があっても、そのエッチング後の寸法は、ほぼ一定になるのでトランジスタ特性のばらつきが小さくなることから、設計どうりの、高速、高信頼性の半導体装置を提供できる効果がある。

4. 図面の簡単な説明


第1図(a)は本発明による一実施例による平面図、第1図(b)は本発明による一実施例による断面図、第2図は従来例による平面図である。


100・・・・・・シリコン基板






特開平3-180041 (4)







-210-